CMOS模拟集成电路版图设计：基础、方法与验证

本书依托版图设计工具Cadence Virtuoso 617和物理验证工具SIEMENS Calibre，从模拟集成电路版图的基本概念、方法入手，包含多个典型模拟集成电路版图的设计实例，向读者介绍模拟集成电路版图设计的理论基础和实用设计方法，以供从事CMOS模拟集成电路版图设计的读者参考讨论之用。

本书聚焦CMOS模拟集成电路版图设计领域，从版图的基本概念、设计方法和EDA工具入手，循序渐进地介绍了CMOS模拟集成电路版图规划、布局、设计到验证的全流程。详尽地介绍了目前主流使用的模拟集成电路版图设计和验证工具——Cadence Virtuoso 617与SIEMENS Calibre。同时展示了运算放大器、带隙基准源、低压差线性稳压器、模/数转换器等典型模拟集成电路版图的设计实例,并对LVS验证中的典型案例进行了归纳和总结。本书内容由浅入深，使读者深刻了解CMOS模拟集成电路版图设计和验证的规则、流程和基本方法，对于进行CMOS模拟集成电路学习的本科生、研究生，以及这个领域的工程师，都会有一定的帮助。

前言章先进集成电路器件11.1概述11.2平面全耗尽绝缘衬底上硅（FD-SOI）MOSFET41.2.1采用薄氧化埋层的原因51.2.2超薄体中的二维效应81.3FinFET111.3.1三栅以及双栅FinFET121.3.2实际中的结构选择191.4基于gm/ID的设计方法201.4.1模拟集成电路的层次化设计201.4.2gm/ID设计方法所处的地位211.4.3gm/ID设计方法的优势221.4.4基于Vov的设计方法231.4.5gm/ID设计方法详述271.4.6基于gm/ID的设计实例31第2章CMOS模拟集成电路版图基础332.1CMOS模拟集成电路设计流程332.2CMOS模拟集成电路版图定义362.3CMOS模拟集成电路版图设计流程372.3.1版图规划382.3.2版图设计实现392.3.3版图验证402.3.4版图完成412.4版图设计通用规则422.5版图布局442.5.1对称约束下的晶体管级布局452.5.２版图约束下的层次化布局462.6版图布线502.7CMOS模拟集成电路版图匹配设计542.7.1CMOS工艺失配机理542.7.2元器件版图匹配设计规则56第3章Cadence Virtuoso 617版图设计工具593.1Cadence Virtuoso 617界面介绍593.1.1Cadence Virtuoso 617 CIW界面介绍603.1.2Cadence Virtuoso 617 Library Manager界面介绍663.1.3Cadence Virtuoso 617 Library Path Editor操作介绍853.1.4Cadence Virtuoso 617 LayoutEditor界面介绍963.2Virtuoso 基本操作1243.2.1创建圆形1243.2.2创建矩形1253.2.3创建路径1263.2.4创建标识名1273.2.5调用器件和阵列1283.2.6创建接触孔和通孔1303.2.7创建环形图形1313.2.8移动命令1323.2.9复制命令1333.2.10拉伸命令1343.2.11删除命令1353.2.12合并命令1353.2.13改变层次关系命令1363.2.14切割命令1383.2.15旋转命令1393.2.16属性命令1403.2.17分离命令1413.2.18改变形状命令1423.2.19版图层扩缩命令143第4章SIEMENS Calibre版图验证工具1454.1SIEMENS Calibre版图验证工具简介1454.2SIEMENS Calibre版图验证工具调用1454.2.1采用Virtuoso Layout Editor内嵌方式启动1464.2.2采用Calibre图形界面启动1474.2.3采用Calibre View查看器启动1494.3SIEMENS Calibre DRC验证1514.3.1Calibre DRC验证简介1514.3.2Calibre nmDRC界面介绍1534.3.3Calibre nmDRC验证流程举例1594.4SIEMENS Calibre nmLVS验证1704.4.1Calibre nmLVS验证简介1704.4.2Calibre nmLVS界面介绍1704.4.3Calibre nmLVS验证流程举例1834.5SIEMENS Calibre寄生参数提取(PEX)1944.5.1Calibre PEX验证简介1944.5.2Calibre PEX界面介绍1944.5.3Calibre PEX流程举例204第5章Calibre验证文件2135.1Virtuoso Techfile2145.1.1Virtuoso Techfile内容2145.1.2修改示例2155.2Virtuoso Layer Map2175.2.1Virtuoso Layer Map内容2175.2.2示例：Virtuoso Layer Map修改方法2185.3Virtuoso Symbol CDF2185.3.1Virtuoso Symbol CDF内容2195.3.2示例：Virtuoso参数修改方法2195.4SVRF语言2215.4.1SVRF基本符号使用2225.4.2SVRF基本math function2225.4.3SVRF基本格式2225.4.4Layer Operations运算输出2245.5DRC rule2255.5.1DRC rule内容2255.5.2DRC rule主要operation2265.5.3DRC rule验证方法2275.5.4修改示例2275.6LVS(PEX)规则2305.6.1LVS rule内容2305.6.2LVS rule器件定义2315.6.3LVS rule验证方法2325.6.4示例：pdio18e2r LVS rule添加方法232第6章CMOS模拟集成电路版图设计与验证流程2346.1设计环境准备2346.2单级跨导放大器电路的建立和前仿真2406.3跨导放大器版图设计2516.4跨导放大器版图验证与参数提取2626.5跨导放大器电路后仿真2796.6输入输出单元环设计2856.7主体电路版图与输入输出单元环的连接2936.8导出GDSII文件298第7章运算放大器的版图设计3017.1运算放大器基础3017.2运算放大器的基本特性和分类3027.2.1运算放大器的基本特性3027.2.2运算放大器的性能参数3037.2.3运算放大器的分类3077.3单级折叠共源共栅运算放大器的版图设计3127.4两级全差分密勒补偿运算放大器的版图设计3177.5电容—电压转换电路版图设计322第8章带隙基准源与低压差线性稳压器的版图设计3298.1带隙基准源的版图设计3298.1.1带隙基准源基本原理3298.1.2带隙基准源版图设计实例3358.2低压差线性稳压器的版图设计3398.2.1低压差线性稳压器的基本原理3408.2.2低压差线性稳压器版图设计实例342第9章模/数转换器的版图设计3479.1性能参数3479.1.1静态参数3489.1.2动态特性3519.1.3功耗指标3539.1.4抖动3539.2模/数转换器的结构及版图设计3549.2.1快闪型模/数转换器(Flash ADC)3549.2.2快闪型模/数转换器版图设计3579.2.3流水线模/数转换器基础(Pipelined ADC)3639.2.4流水线模/数转换器版图设计3719.2.5逐次逼近模/数转换器（Successive ApproximationADC)3739.2.6逐次逼近模/数转换器版图设计3779.2.7Sigma-Delta模/数转换器3819.2.8Sigma-Delta调制器版图设计3980章Calibre LVS常见错误解析40010.1LVS错误对话框（RVE对话框）40010.2误连接40810.3短路41010.4断路41110.5违反工艺原理41210.6漏标41610.7元件参数错误417参考文献419